所謂細節(jié)決定成敗，在PCB抄板以及PCB設計過程中，同樣也有很多值得注意的小細節(jié)，稍不注意就有可能犯一些常見的錯誤，這不僅為影響工作效率，更有可能影響電路板的性能。
　　PCB反推原理圖中的常見錯誤:
　　(1)ERC報告管腳沒有接入信號：
　　a. 創(chuàng)建封裝時給管腳定義了I/O屬性；
　　b.創(chuàng)建元件或放置元件時修改了不一致的grid屬性,管腳與線沒有連上；
　　c. 創(chuàng)建元件時pin方向反向,必須非pin name端連線；
　　(2)元件跑到圖紙界外:沒有在元件庫圖表紙中心創(chuàng)建元件；
　　(3)創(chuàng)建的工程文件網絡表只能部分調入pcb:生成netlist時沒有選擇為global.；
　　(4)當使用自己創(chuàng)建的多部分組成的元件時,千萬不要使用annotate；
　　PCB中常見錯誤:
　　(1)網絡載入時報告NODE沒有找到：
　　a. 原理圖中的元件使用了pcb庫中沒有的封裝；
　　b. 原理圖中的元件使用了pcb庫中名稱不一致的封裝；
　　c. 原理圖中的元件使用了pcb庫中pin number不一致的封裝.如三極管：sch中pin number 為e,b,c, 而pcb中為1,2,3.
　　(2)打印時總是不能打印到一頁紙上：
　　a. 創(chuàng)建pcb庫時沒有在原點；
　　b. 多次移動和旋轉了元件，pcb板界外有隱藏的字符。選擇顯示所有隱藏的字符, 縮小 pcb, 然后移動字符到邊界內。
　　(3)DRC報告網絡被分成幾個部分：
　　表示這個網絡沒有連通,看報告文件,使用選擇CONNECTED COPPER查找.
　　另外提醒朋友盡量使用WIN2000，減少藍屏的機會;多幾次導出文件,做成新的DDB文件，減少文件尺寸和PROTEL僵死的機會.如果作較復雜得設計,盡量不要使用自動布線。